Изучаем параметры DDR3
"Стандарт Double Data Rate 3 является логическим продолжением цепочки SDR-DDR-DDR2. Как многие знают, отличие DDR от SDR состояло в том, что передача данных по интерфейсу происходила на обоих фронтах опорной частоты, а не по положительному фронту, как у SDR. Таким образом, за один такт передавалось вдвое больше информации. Чтобы информацию с вдвое большей скоростью передать контроллеру, она должна и поступать их чипов вдвое быстрее. Это реализовано с помощью удвоения внутренней ширины модуля памяти. При этом за одну команду чтения мы получаем сразу n единиц данных. Такая архитектура была названа n-prefetch. Общая формула расчёта – 2^n prefetch, где n – поколение устройства памяти. У DDR1 одной командой передаётся 2 единицы данных, у DDR2 – 4, соответственно у DDR3 – 8. При этом минимальное значение Burst Length (параметра, определяющего длину считываемого за раз пакета данных) соответственно равно 2, 4 и 8.
Понятно, что с переходом на новое поколение количество данных, передаваемых интерфейсом за такт, не меняется, иначе менялось бы название (QDR, ODR). Меняется только ширина внутренней шины модуля. Таким образом, в модуле DDR 400 опорная частота составляет 200МГц (DDR), частота чипов 200МГц (2n-prefetch). В модулях DDR2-800 опорная частота равна 400МГц (DDR), внутренняя частота чипов – 200МГц (4n-prefetch). В модуле DDR3-800 опорная частота равна 400МГц, а частота чипов – 100МГц (8n-prefetch).
Отсюда становится ясно, почему всё время растут тайминги памяти. Если чипам нужно 10нс для тайминга CL (это CL=2 на DDR400), то в модуле DDR2-800 этот тайминг будет равняться 4, при той же частоте чипов, т.к. абсолютное значение времени не изменилось (10нс), а относительное (из-за уменьшения вдвое длительности одного такта) увеличилось вдвое. Для DDR3-1600 этот тайминг уже будет составлять 8 тактов. Хочется добавить по поводу таймингов при одинаковой частоте интерфейса – DDR2-800 и DDR3-800, к примеру. Тайминги у них равны, а вся разница вытекает из обкатанности одного процесса к моменту выпуска другого поколения, то есть из-за сравнения необкатанной новой технологии и обкатанной старой."
добавлено через 2 минуты
OCZ снижает негативное влияние от "фрагментации" оперативной памяти...
[08.05.2007 14:45:00]
Компания OCZ Technology выпустила официальный пресс-релиз, сообщающий о готовности компании поставлять уникальную память в стандарте DDR2. Уникальность новых модулей PC2-5400 Titanium AM2 Limited Edition (DDR2-667) заключается в переводе адресации столбцов планки памяти со стандартных 10 разрядов на 11. Подобную адресацию, сообщает компания, поддерживают контроллеры микропроцессоров компании AMD для разъёма Socket AM2:
http://www.fcenter.ru/images/whatnew...an_ddr2_dc.jpg
Только для AMD Socket AM2: DDR2-дискриминация от OCZ
На практике 11-битная адресация означает повышение размера запрашиваемой контроллером памяти процессора страницы вдвое: с 8 Кб до 16 Кб. Реальные приложения, мотивирует свой подход OCZ, редко формируют запросы оптимально соответствующие объёму одной страницы. Для чтения даже минимально превышающих размер страницы данных требуется обращение контроллера к следующей странице, что приводит к задержкам в расчётах. Удвоенный объём страницы позволит контроллеру выполнять массивные вычисления не меняя адресную строку.
Обладатели систем на базе платформ Intel лишены возможности воспользоваться новинкой компании OCZ. Об этом недвусмысленно намекает надпись на лейбле (см. фото). Впрочем, даже владельцы систем на Socket AM2 не на всех приложениях смогут увидеть прирост производительности от использования планок уникального дизайна. Эффект от применения памяти PC2-5400 Titanium AM2 Limited Edition будет заметен при обработке массивных графических данных: при расчёте CAD-моделей, обработке видео, работе с фильтрами в Adobe Photoshop.
Память PC2-5400 Titanium AM2 будет поставляться в двухканальных 4-ГБ наборах. Её тайминги равны CL5-5-5-15. Напряжение питания 1.8-2.0 В. Автор: GreenCo
(C)_www.fcenter.ru