IMHO.WS - Показать сообщение отдельно - AMD: обзор процессоров и эксклюзивные новости компании

grogi · 12.05.2009, 09:51

Первые подробности о микроархитектуре Bulldozer
TheJudge / 10.05.2009 16:20 / ссылка на материал / версия для печати
Разработка микроархитектуры процессора - дело дорогое и отнимающее много инженерных ресурсов. Поэтому производители всегда подходят к этому процессу очень ответственно, ведь разработанная концепция будет служить много лет, а все обновления будут лишь обновлениями изначально разработанной микроархитектуры. Так, принципы и логическая топология, заложенные в Pentium II, до сих пор живы в процессорах Core i7, хотя между ними сейчас гораздо больше различий, чем сходства. А процессоры Phenom II несут в себе задумки инженеров конца 90-х, создавших микроархитектуру К7, которая стала основой процессоров Athlon. Нельзя не отметить, что Intel чаще и более масштабно обновляет микроархитектуру своих процессоров, поэтому Core i7 является потомком Pentium II аж в седьмом поколении, в то время как AMD лишь трижды проводила масштабные обновления К7: с выпуском Athlon XP, Athlon 64 (K8) и Phenom (K10). Впрочем, обновления эти были весьма серьёзными, что позволяет современным Phenom II с “3-wide” микроархитектурой худо бедно противостоять хоть и не Core i7, но “4-wide” Core 2 Quad. Однако дальнейшие попытки улучшить К10 вряд ли будут успешными, так как следующему поколению микроархитектуры AMD жизненно необходимо нарастить “ширину” до “4-wide”, а попытки экстенсивно “расширить” К10 представляются маловероятными вследствие повлекшей за собой глубокой переработки всей концепции. По затратам это может быть сопоставимо с разработкой новой микроархитектуры, носителем которой станет процессор с кодовым именем “Bulldozer”.

Некий гражданин Dresdenboy собрал и обобщил информацию по Bulldozer в своём блоге. Источниками послужили как зарегистрированные патенты, так и информация, полученная по неофициальным каналам. Итак, судя по списку новшеств, это действительно принципиально новая микроархитектура AMD. Вот список лишь некоторых улучшений, которые будут реализованы в Bulldozer:

“4-way” декодер с 32-байтовой выборкой, распределённые буферы и параллельные очереди буферов внеочередного исполнения;
Поддержка многопоточности (аналог Hyper-Threading);
Каждое ядро будет иметь два целочисленных независимых кластера с общим доступом к блоку вещественных вычислений;
Каждый целочисленный кластер будет иметь собственный регистровый файл, очередь переупорядочивания, различные буферы, L1 кэш, два устройства для целочисленных вычислений и два устройства вычисления адреса;
поддержка набора инструкций с тремя операндами (SSE5);
trace cache;
блок вещественных вычислений будет иметь ширину 128-бит;
возможно динамическое понижение разрядности блока вещественных вычислений с целью уменьшения энергопотребления;
улучшенные блоки предсказания;
возможность использования общего L2 кэша между несколькими ядрами;
динамическое отключение части кэшей с целью снижения энергопотребления;
блок обнаружения циклов (loop detector);
“AMD's turbo mode” – повышение тактовой частоты отдельных ядер сверх штатных в случае простоя остальных ядер.

Хорошо видно, что Bulldozer несёт в себе прежние наработки AMD, что-то из наработок Intel и собственные уникальные решения, которые ещё не применялись в процессорах.

Предполагаемая блок-схема процессора выглядит следующим образом:
http://www.overclockers.ru/images/ne...ulldozer-b.png
Топология и логическая организация напоминает процессоры семейства Phenom, с той лишь разницей, что ядра с микроархитектурой К10 будут заменены на ядра с микроархитектурой Bulldozer.

Следует напомнить, что данная информация пока является больше слухом, чем официальными данными, так что не исключено, что некоторые из указанных новшеств так и не будут воплощены в кремнии. Тем не менее, представлена некоторая пища для размышлений, на основе которой можно уже сделать выводы о производительности и перспективности будущей микроархитекутры AMD. Скорее всего, она окажется ощутимо быстрее Core i7. Впрочем, конкурентами Bulldozer будут процессоры Intel SandyBridge, которые, по слухам, также обзаведутся новой микроархитектурой.

AMD опубликовала спецификации SSE5
TheJudge / 11.05.2009 16:23 / ссылка на материал / версия для печати
Уже давно не является секретом тот факт, что через два года на рынке появятся процессоры с новой микроархитектурой от Intel и AMD - SandyBridge и Bulldozer соответственно. Одной из отличительных черт новинок будет поддержка новых, так называемых трёхоперандных, наборов инструкций. У Intel это будет набор инструкций AVX, а у AMD – SSE5. Между ними будут как сходства, так и различия. Одной из точек соприкосновения должны были стать как раз трёхоперандные инструкции.

Недавно AMD опубликовала шестой том руководства по программированию для процессоров собственного производства. Речь в нём идёт о будущих инструкциях, в том числе и трёхоперандных. Эти инструкции предназначены для специального исполнительного устройства – FMA (Floating Multiply-Accumulate) и производят вычисления вида D = A*B+C. Спецификации AMD предусматривают использование четырех регистров для таких операций, для хранения значений A,B,C и записи результата D. Аналогичной концепции изначально придерживалась Intel в своём наборе инструкций AVX, однако несколько месяцев назад спецификации были изменены. В новой версии спецификаций FMA от Intel использует три регистра вместо четырёх. То есть, произведя вычисления вида A*B+C, он записывает результат не в четвёртый регистр, а в один из предыдущих, которые использовались для хранения значений операндов. Причём запись может быть произведена в любой из трёх регистров – A,B или C. Такой подход вполне оправдан, так как в подавляющем большинстве случаев нет необходимости хранить значения всех трёх операндов, а такое упрощение позволит в некоторой степени повысить скорость работы.

Это, казалось бы, маленькое, но существенное отличие ставит крест на совместимости трёхоперандных наборов инструкций от Intel и AMD. Разумеется, только в том случае, если производители не придут к единому мнению на этот счёт и реализуют свои разработки в том виде, в котором они пребывают в настоящий момент. Однако есть надежда, что AMD изменит спецификации SSE5 ради совместимости с набором трёхоперандных инструкций Intel. Но даже если это и произойдёт, между AVX и SSE5 останутся различия, которые не позволят назвать эти наборы идентичными. Скорее, оба будут иметь как общую с конкурентом часть, так и отличную. Во что это всё выльется и пойдёт ли AMD на попятную, мы узнаем уже в скором времени, когда эти задумки будут воплощены в кремнии.

(C)_www.overclockers.ru

12.05.2009, 09:51	# 1461
grogi Moderator Регистрация: 09.08.2002 Адрес: Kaliningrad Пол: Male Сообщения: 15 485	Первые подробности о микроархитектуре Bulldozer TheJudge / 10.05.2009 16:20 / ссылка на материал / версия для печати Разработка микроархитектуры процессора - дело дорогое и отнимающее много инженерных ресурсов. Поэтому производители всегда подходят к этому процессу очень ответственно, ведь разработанная концепция будет служить много лет, а все обновления будут лишь обновлениями изначально разработанной микроархитектуры. Так, принципы и логическая топология, заложенные в Pentium II, до сих пор живы в процессорах Core i7, хотя между ними сейчас гораздо больше различий, чем сходства. А процессоры Phenom II несут в себе задумки инженеров конца 90-х, создавших микроархитектуру К7, которая стала основой процессоров Athlon. Нельзя не отметить, что Intel чаще и более масштабно обновляет микроархитектуру своих процессоров, поэтому Core i7 является потомком Pentium II аж в седьмом поколении, в то время как AMD лишь трижды проводила масштабные обновления К7: с выпуском Athlon XP, Athlon 64 (K8) и Phenom (K10). Впрочем, обновления эти были весьма серьёзными, что позволяет современным Phenom II с “3-wide” микроархитектурой худо бедно противостоять хоть и не Core i7, но “4-wide” Core 2 Quad. Однако дальнейшие попытки улучшить К10 вряд ли будут успешными, так как следующему поколению микроархитектуры AMD жизненно необходимо нарастить “ширину” до “4-wide”, а попытки экстенсивно “расширить” К10 представляются маловероятными вследствие повлекшей за собой глубокой переработки всей концепции. По затратам это может быть сопоставимо с разработкой новой микроархитектуры, носителем которой станет процессор с кодовым именем “Bulldozer”. Некий гражданин Dresdenboy собрал и обобщил информацию по Bulldozer в своём блоге. Источниками послужили как зарегистрированные патенты, так и информация, полученная по неофициальным каналам. Итак, судя по списку новшеств, это действительно принципиально новая микроархитектура AMD. Вот список лишь некоторых улучшений, которые будут реализованы в Bulldozer: “4-way” декодер с 32-байтовой выборкой, распределённые буферы и параллельные очереди буферов внеочередного исполнения; Поддержка многопоточности (аналог Hyper-Threading); Каждое ядро будет иметь два целочисленных независимых кластера с общим доступом к блоку вещественных вычислений; Каждый целочисленный кластер будет иметь собственный регистровый файл, очередь переупорядочивания, различные буферы, L1 кэш, два устройства для целочисленных вычислений и два устройства вычисления адреса; поддержка набора инструкций с тремя операндами (SSE5); trace cache; блок вещественных вычислений будет иметь ширину 128-бит; возможно динамическое понижение разрядности блока вещественных вычислений с целью уменьшения энергопотребления; улучшенные блоки предсказания; возможность использования общего L2 кэша между несколькими ядрами; динамическое отключение части кэшей с целью снижения энергопотребления; блок обнаружения циклов (loop detector); “AMD's turbo mode” – повышение тактовой частоты отдельных ядер сверх штатных в случае простоя остальных ядер. Хорошо видно, что Bulldozer несёт в себе прежние наработки AMD, что-то из наработок Intel и собственные уникальные решения, которые ещё не применялись в процессорах. Предполагаемая блок-схема процессора выглядит следующим образом: http://www.overclockers.ru/images/ne...ulldozer-b.png Топология и логическая организация напоминает процессоры семейства Phenom, с той лишь разницей, что ядра с микроархитектурой К10 будут заменены на ядра с микроархитектурой Bulldozer. Следует напомнить, что данная информация пока является больше слухом, чем официальными данными, так что не исключено, что некоторые из указанных новшеств так и не будут воплощены в кремнии. Тем не менее, представлена некоторая пища для размышлений, на основе которой можно уже сделать выводы о производительности и перспективности будущей микроархитекутры AMD. Скорее всего, она окажется ощутимо быстрее Core i7. Впрочем, конкурентами Bulldozer будут процессоры Intel SandyBridge, которые, по слухам, также обзаведутся новой микроархитектурой. AMD опубликовала спецификации SSE5 TheJudge / 11.05.2009 16:23 / ссылка на материал / версия для печати Уже давно не является секретом тот факт, что через два года на рынке появятся процессоры с новой микроархитектурой от Intel и AMD - SandyBridge и Bulldozer соответственно. Одной из отличительных черт новинок будет поддержка новых, так называемых трёхоперандных, наборов инструкций. У Intel это будет набор инструкций AVX, а у AMD – SSE5. Между ними будут как сходства, так и различия. Одной из точек соприкосновения должны были стать как раз трёхоперандные инструкции. Недавно AMD опубликовала шестой том руководства по программированию для процессоров собственного производства. Речь в нём идёт о будущих инструкциях, в том числе и трёхоперандных. Эти инструкции предназначены для специального исполнительного устройства – FMA (Floating Multiply-Accumulate) и производят вычисления вида D = AB+C. Спецификации AMD предусматривают использование четырех регистров для таких операций, для хранения значений A,B,C и записи результата D. Аналогичной концепции изначально придерживалась Intel в своём наборе инструкций AVX, однако несколько месяцев назад спецификации были изменены. В новой версии спецификаций FMA от Intel использует три регистра вместо четырёх. То есть, произведя вычисления вида AB+C, он записывает результат не в четвёртый регистр, а в один из предыдущих, которые использовались для хранения значений операндов. Причём запись может быть произведена в любой из трёх регистров – A,B или C. Такой подход вполне оправдан, так как в подавляющем большинстве случаев нет необходимости хранить значения всех трёх операндов, а такое упрощение позволит в некоторой степени повысить скорость работы. Это, казалось бы, маленькое, но существенное отличие ставит крест на совместимости трёхоперандных наборов инструкций от Intel и AMD. Разумеется, только в том случае, если производители не придут к единому мнению на этот счёт и реализуют свои разработки в том виде, в котором они пребывают в настоящий момент. Однако есть надежда, что AMD изменит спецификации SSE5 ради совместимости с набором трёхоперандных инструкций Intel. Но даже если это и произойдёт, между AVX и SSE5 останутся различия, которые не позволят назвать эти наборы идентичными. Скорее, оба будут иметь как общую с конкурентом часть, так и отличную. Во что это всё выльется и пойдёт ли AMD на попятную, мы узнаем уже в скором времени, когда эти задумки будут воплощены в кремнии. (C)_www.overclockers.ru __________________ "Самый аккуратный водитель тот, кто забыл свои права дома" Дружно переходим по ссылке Строим город для имхо!!!